PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-105277

(43)Dat of publication of application: 10.06.1985

(51)Int.CI.

H01L 29/78 // H01L 21/225

(21)Application number: 58-212050

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

11.11.1983

(72)Inventor: SHINADA KAZUYOSHI


SATO MASAKI

(54) MANUFACTURE OF MOS TRANSISTOR

(57)Abstract:

PURPOSE: To manufacture a P pocket LDD transistor through impurity diffusion at a time by forming a doped oxide film, to which a first impurity giving a first conduction type and a second impurity giving a second conduction type are doped, on a first conduction type semiconductor substrate.

CONSTITUTION: A gate electrode 17 and a gate oxide film 16 are formed, a doped oxide film 19 to which arsenic and boron are doped is deposited, and the doped oxide films 19 on side walls are removed. A nitride film 20 is deposited through a LPCVD method, the nitride film 20 in a flat section is removed through etching by a reactive ion gas, and the nitride films 20 are left only on the side wall sections having double layer structure. An N+ type drain region 211 and an N+ type source region 212, P type pocket regions 221, 222, an N type drain region 231 and an N type source region 232 are formed simultaneously through heat treatment in an oxygen atmosphere. Accordingly, a manufacturing process can be simplified.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-105277

@Int Cl.1

識別記号

庁内整理番号

❷公開 昭和60年(1985)6月10日

H 01 L 29/78 // H 01 L 21/225

8422-5F 7738-5F

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 MOSトランジスタの製造方法

②特 顧 昭58-212050

❷出 願 昭58(1983)11月11日

砂発 明 者 品 田 一 義 川崎市幸区堀川町72番地 東京芝浦電気株式会社堀川町工

場内

砂発 明 者 佐 藤 正 毅 川崎市幸区堀川町72番地 東京芝浦電気株式会社堀川町工

場内

⑪出 顧 人 株式 会社 東芝 川崎市幸区堀川町72番地

四代 理 人 弁理士 猪 股 清 外3名

明 細 包

L 発明の名称

ИОSトランジスタの製造方法

2. 特許請求の範囲

第1 排配型半導体基板上に酸化膜を介して形成されたゲートボ極と、このゲート電極の両側の前記第1 群電型半導体基板上にそれぞれ形成された第2 導電型のソース領域かよびドレイン領域と、前記ゲート電板下のチャネル領域と前記ソース領域かよびドレイン領域よの間にそれぞれ形成された、前記ソース領域なよびドレイン領域と、これら低濃度ソース領域をよび低濃度ドレイン領域と、これら低濃度ソース領域がよび低濃度ドレイン領域と、これら低濃度ソース領域がよび低濃度ドレイン領域下にそれぞれ形成された第1 導電型不純物領域とを有する M O S トランジスタの製造方法にかいて、

前記第1導銀型半導体基板上に酸化膜を介して ゲート電極を形成する工程と、 前記第1 導用型半導体基板上に第1 導電型を提供する第1 の不純物と第2 導電型を提供する第2 の不純物とをドープしたドーブト酸化膜を形成する工程と、

このドープト酸化模上であつて、前配低機度ソ ース領域および低機度ドレイン領域となるべき領 域上にのみ窒化頓を形成する工程と、

酸素雰囲気中にて熱処理する工程と を有することを特徴とするMOSトランジズタの 製造方法。

3. 発明の詳細な説明

〔発明の技術分野〕

本発明はPポケツトを有するLDD(Lighty
Doped Drain)トランジスタの製造方法に関する。

[発明の技術的背景およびその問題点]

通常のMOBトランジスタは第1図に示すよう にP型シリコン素板1上にゲート酸化膜2を形成 し、イオン注入によりチャンネル領域8を設けた

後ゲート電極4に対してセルフアラインでヒ素 (As)をイオン注入しN⁺ 型トレイン領域51、N⁺ 型ソース領域52を形成して製造されている。しか しとのような隣近のMOSトランジスタでは、 N⁺ 型ドレイン領域 51近傍に電界が集中し、正孔-電 子対が発生するため基板電流が増大し電子がゲー ト電極4に注入される等の現象を生じ、動作安定 性に問題があつた。これに対して第2回に示すよ りにゲート酸化凝2の近傍に№型ドレイン領域61・ と11型ソース領域62を印加し、ドレイン領域61近 袋での電界集中を緩和する L D D (Lighty Doded Drain) 構造のトランジスタが注目され ている。しかしながら、とのLDDトランジスタ においても高麗度、チャンネル領域が存在するた め、パックゲートパイアス効果により、しきい値 Vthの増大をもたらす欠点がある。この欠点を克 服するものとして、第8図に示すようなN型ドレ イン領域GLとN型ソース領域 62の下にP型領域 TL, 72を形成するアポケットつきのLDD機治のトラ ンジスタが提案されている。このPポケットLD

する工程と、とのドープト酸化膜上であつてボケット部となるべき領域上にのみ窒化膜を形成する 工程と、酸素雰囲気中にて熱処理する工程とを有 することを特散とする。

[発明の実施例]

Dトランジスタは、ショートチャンネル効果抑制のための高エネルギイオン注入が不要となるため、パンクゲートバイアス効果によるしきい値 Vth の増大を考慮する必要がなくなる。

しかしながらこのような協造のMOBトランジスタを製造するためには、N型領域、P型領域、P型領域、N型領域、P型領域、NT型領域を形成するため、3回のイオン注入が必要であり、プロセスが複雑となる問題があつた。

本発明は上記事情を考慮してなされたもので、 1回の不納物拡散でPポケット LDDトランジス タを製造することができる、半導体装敞の製造方 法を提供することを目的とする。

[発明の概要]

この目的を達成するために本発明によるMOBトランジスタの製造方法は、第1 導電型半導体基板上に酸化膜を介してゲート単極を形成する工程と、前記第1 導電型半導体基板上に第1 導電型を提供する第1 の不純物と第2 導電型を提供する第2 の不純物とをドープしたドープト酸化機を形成

したがつて右半分の領域では第5 図(ロ)に示すようにヒ素(Ae)の拡散が促進され、シート抵抗 ρ B=30 Ω / \square 、接合深さxj=0.4 μ mのN+ 型 領域 11 が形成される。 これに対した半分の領域では第5 図(ロ)に示すように、ホウ素(D)の拡散がより 促進され深さ0.15 μ m 付近でヒ森(AB)の不納 物證既と逆転するようになり、シート抵抗 μ B=800 Ω / \square 、接合深さ μ C=2 μ C=1. 接合深さ μ C=2 μ C=1. 接合深さ μ C=2 μ C=1. 接合深さ μ C=1.

次に本発明の一奥施例によるMOBトランジスタの製造方法を第6図を用いて説明する。まず比抵抗10~20ΩcmのP型シリコン落板14に厚さ1.2 μm のフイールト酸化膜15を形成し、厚さ300 Aのゲート酸化膜16を形成する。次に製造されるMOBトランジスタのしきい値 Vth 制御のためホウ紫(B)を30 Kevにて2×10¹¹cm⁻³の凝度でイオン注入する(第6図(a))。次にシート抵抗ρ6=30Ω/□、厚さ0.4 μm の多結晶シリコン層17を堆積し、その上にレジスト膜18を形成する。レ

特別昭60-105277(3)

ジスト (H2)と塩素 ガス(011)または水泵ガス(円1)とフロンガス (OF4)とからなる反応性イオンガスにて多結晶 シリコン幅17、ゲート酸化帳16を順次エッチング し、長さ 1.5 mm のゲート電 極 17、ゲート酸化酶 16を形成する(第6図(b))。次にレジスト膜18を 除去した後ヒ絮(A8)を10²⁰cm⁻³、ホウ絮(1)を 10 18 cm - 8 ドープした厚さ 0.3 μm のドープト酸化 鸌19をスパツタ法により堆積する。次にフツ化ア ンモニウム(NH4F) 中に10秒間役し、上記ゲー ト酸化膜16、ゲート電極17からなる2層構造の個 壁に堆積しているドープト酸化模19をとりさる。 平担部には厚さ 0.25 μπ のドーブト酸化膜19が 残存している (第 6 図(c))。 次にLPCVD (Low Pressure Chemical Vapor Deposition) 法にて厚さ 0,25 un の窓化膜20を堆積する(第 6 図(d))。次に水索ガス(H2) とフロンガス (CF₄) からたる反応性イオンガスにて平担部 の 窒化膜 20 をエッチング除去し、 2 層 構造の 側壁 部にのみ露化膜20を残存させる。本実施例により

ればパターンニンクすることをく、アポケット部 を形成する場所にのみ窒化酶のが残るように形成 できる利点がある。次に収案雰囲気中にて1000 C で 30 分 間 熱 処 理 し、 シート 抵 抗 ρ e = 30 Ω / □、 接合架さまj = 0.4 μm の N 型ドレイン領域 211とN⁺型ソース領域 212、シート抵抗 ps = 2 KΩ/□、接合深さ x J = 0.4 μm の P 型ポケ ツト領域 221, 222、シート抵抗 As = 800 Ω/□ 、接合梁さまJ=0.15 4m のN型ドレイン領 載 231、N型ソース領域 232、を同時に形成する (第 6 図(a))。次に残存している鍵化膜20、ドー プト酸化膜19を、水素ガス(H₂) とフロンガス (CF4)からなる反応性イオンガス にてエッチン グ除去する。その後厚さ 1.0 AmのCV D 浸化膜 24を堆積し開口部を設ける。最後に導電材料にて ドレイン 電極 251、ソース 麻極 252 を形成して M O B トランジスタが完全する(第6 図(f))。

本実施例によれば、築化順をバターニンクする ことなくセルフアラインで形成でき、かつ1回の 拡散でP型額線、N型額線、N⁺ 翌領域の形成が

可能であり、大巾を製造工程の簡略化が達成できる。

たお、先の実施例では窒化膜の形成をセルフア ラインで形成したが、パターニングにより形成し てもよい。このときは任意の形状でポケツト部が 形成できる。またエッチングするのに反応性イオ ンエッチング法を、集積するのにスパッタ法や C V D 法を用いているが他の方法によりエッチング したり、堆積したりしてもよい。

〔発明の効果〕

以上の通り本発明によればP型領域とN型領域とN+ 領域と1度の拡散で同時に形成することができ、大巾な工程の簡略化が可能である。このような製造方法でつくられたMOBトランジスタはそのLDA機造のため、信頼性が著しく向上し、パックゲートパイアス10 Vでしきい値 Vthの増大(△Vth)を1 V以下に抑制することが可能である。


4. 図面の前単な説明

第1 図は通常のMOSトランジスタの断面図、 第2 図はLDD 関連のMOSトランジスタの断面 図、第8 図はPポケットLDD) 調達のMOSトランジスタの断面図、第4 図、第5 図(a), (b)は本発明の原理を説明するための図、第6 図(a), (d), (c), (d), (e), (f)は本発明の一実施例によるPポケット LDD 構造のMOSトランジスタの製造方法を示す工程図である。

1 … P 型シリコン基板、2 … ゲート酸化膜、8 … チャンネル領域、4 … ゲート電極、51 … N + 型ドレイン領域、62 … N + 型ソース領域、61 … N 型ドレイン領域、62 … N 型ソース領域、71,72 … P 型ボケット領域、8 … P 型シリコン基板、9 … ドーブト酸化膜、10 … 発化膜、11 … N + 型拡散領域、12 … P 型拡散領域、13 … N 型拡散領域、14 … P で 関シリコン が、15 … フィールド酸化膜、16 … ゲート酸化 に 17 … 多結晶シリコン に 18 … レジスト膜、19 … ドーブト酸化 に 20 … 窓 化 に 211 … N + 型 ドレイン 領域、212 … N + 型 ソース

領域、 221 , 222 … P 型ポケント領域、 231 … N 型ドレイン領域、 232 … N 型ソース領域、 24 … C V D 酸化膜、 251 … ドレイン電極、 252 … ソース 環復。

出願人代理人 猪 股 清



第6図

